This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-188375

(43)Date of publication of application: 17.08.1987

(51)Int.CI.

HO1L 29/78 HO1L 21/314

(21)Application number: 61-028810

14.02.1986

(71)Applicant : HITACHI LTD

(72)Inventor: KURODA KENICHI

HARA YUJI

KOMORI KAZUHIRO NISHIMOTO TOSHIAKI


(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

(22)Date of filing:

PURPOSE: To improve field effect transistor electrical characteristics and thereby to improve data holding characteristics of a memory cell by a method wherein a gate electrode is provided with an insulating film at least on its sides and the surface of the insulating film is coated with a moisture infiltration preventing film.

CONSTITUTION: In a field effect transistor provided with a gate electrode 7 capable of collecting electrical charges for the storage of non-volatile data, the gate electrode 7 is provided with an insulating film 11 at the least on its sides, and the surface of the insulating film 11 is coated with a moisture infiltration preventing film 12 into which moisture diffuses more slowly than into the insulating film 11. For example, the exposed sides and upper surfaces of a floating gate electrode 8 and of a control gate electrode 9 of a MISFET to serve as a memory cell are covered by a thermal oxide film 10 which is a film of silicon oxide resultant from the oxidation of the sides and upper surfaces of said floating gate electrode 8 and control gate electrodes 9. A silicon oxide film 11 is formed to attach to the outer surface of the thermal oxide film 10 and to the surface, not covered by the thermal oxide film 10, of a first gate insulating film 6. Further, to the entire surface of said silicon



oxide film 11, a moisture infiltration preventing film 12, which may be a film of silicon nitride or the like, is attached.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

①特許出願公開

⊕ 公開特許公報(A) 昭62-188375

௵Int.Cl.⁴

識別記号

庁内整理番号

❸公開 昭和62年(1987)8月17日

H 01 L 29/78

7514-5F 6708-5F

審査請求 未請求 発明の数 1 (全8頁)

❷発明の名称 半導体集積回路装置

②特 願 昭61-28810

20出 願 昭61(1986)2月14日

田 小平市上水本町1450番地 株式会社日立製作所武蔵工場内 73発 眀 雠 @発 明 者 雄 小平市上水本町1450番地 株式会社日立製作所武蔵工場内 原 次 砂発 明者 小 森 和宏 小平市上水本町1450番地 株式会社日立製作所武蔵工場内 敏 小平市上水本町1450番地 株式会社日立製作所武蔵工場内 砂発 眀 西 本 明 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地 ⑪出 頭

の代 理 人 弁理士 小川 勝男 外1名

明相傳

- 発明の名称
 半導体集積回路装置
- 2. 特許請求の範囲
 - 1. 電荷をゲート電桶に整積することによって不 揮発性情報を記憶する電界効果トランジスタの 前記ゲート電極の少くとも側面に絶縁膜を被着 して設け、前記絶縁膜の表面に前記絶縁膜より も水分の拡散が遅い水分浸入防止膜を設けた ことを特徴とする半導体集積回路装置。
 - 2. 前記ゲート電極は、フローティングゲート電極であり、この上に絶縁膜を介してコントロールゲート電極が設けられていることを特徴とする特許研求の範囲第1項記載の半導体線積回路 数位。
 - 3. 前記水分浸入防止膜は、室化シリコン膜、多 結品シリコン膜、多結品シリコン膜とその表面 の酸化シリコン酸とで様成した2層膜のいずれ からなることを特徴とする特許額求の範囲第1 項記載の半導体集積回路鞍壁。

- 1 -

- 4. 的記絡練膜は堆積してなる酸化シリコン膜あるいは前記ゲート電極の熱酸化膜と堆積してなる酸化シリコン膜のいずれかからなることを特徴とする特許額求の範囲第1項記載の半導体類
- 3. 発明の詳細な説明

(遊業上の利用分野)

本発明は、電界効果トランジスタを個えた半導体集積回路装置に関するものであり、特に、電界効果トランジスタのゲート電衝に電荷を設積する ことによって情報を記憶する半導体集積回路装置 に適用して有効な技術に関するものである。

〔従来の技術〕

MISFETのゲート電極は、上層のアルミニウム配線と絶縁するために、例えばリンシリケートガラス(PSG)酸からなる層間絶縁酸中には一般に水分が含まれている。また、パッケージによるチップの封止時、對止後にもその内部に水分が没入する。

. 2 .

これらの水分がMISPETのゲート絶線設中に投入すると、MISPETの特性が変動することが、1982年のアイ イー イー イー第20回アニュアル プロシーディング リライアビリティ フィジックス(IEEE 20th annuol Proceeding reliability Physics、1982)、p113~p121に述べられている。

前記ゲート絶縁膜中への水分の辺入によるMISFETの特性変動を防止するためには、ゲート は極級面を窒化シリコン酸で良うことが有効であることが、1983年のアイ イー イー イー 第21回アニュアル プロシーディング リライアビリティ フィジックス(1EEE 20th annual Proceeding reliability Physics、1983)、p60~p65に述べられている。

- 3 -

に位刻の保持特性が劣化する。

本発明の目的は、電界効果トランジスタの電気 的特性を向上することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明和書の記述及び添付図面によって 明らかになるであろう。

(問題点を解決するための手段)

本願において関示される発明のうち、代表的な ものの概要を簡単に説明すれば、下記のとおりで なる

すなわち、ゲート電極の少くとも側部に地積した酸化シリコン膜を設け、さらにその地積した酸化シリコン膜の公面を水分投入防止膜によって覆

(作用)

上記した手段によれば、ゲート絶縁感、ゲート 電極表面の熱酸化酸にスデートができないので、 メモリセルの情報の保持特性が向上する。

(实施例1)

第1図は2ピットのメモリセルの断面図である。

とされた技術ではないが、水丸明者によって検討。 された技術であり、その概要は次のとおりである。

EPROMのメモリセルは、フローティングゲート電極とコントロールゲート電極を有するMJSFETからなる。フローティングゲート電極及、びコントロールゲート電極は、情報となるフローティングゲート電極中の電荷が遊げ出するのを防止するため、それらを熟酸化してなる酸化シリコン酸によって取うことが有効である。

(発明が解決しようとする問題点)

本発明者は前記技術を検討した結果、次の問題 点を見出した。

四門絶稼岐中の水分、パッケージ中の水分が、 拡板とフローティングゲート電視の間の第1 ゲート絶線膜、フローティングゲート電極とコントロールゲート電極の間の第2 ゲート絶線膜、フローティングゲート電極及びコントロールゲート電極 を覆う熱酸化膜中に投入すると、それらの絶線膜 中にステートを形成する。このステートを通って フローティングゲート電極中の電荷が逃出すため

- 4 -

第1 図において、1 は 戸 製 単 品 シ リコンからなる 半 薄体 基 板 で あ り、所 定 の 炎 面 に メ モ リ セ ル の パターン を 規定する ように、 酸 化 シ リコン 酸 からなる フィール ド 絶 骸 貫 2 が 設 け て あ り、 そ の 下 に p 型 チャネルストッパ 領 域 3 が 設 け て あ る。

イド図を科別して認成した2 層酸としてもよい。 フローティングゲート電衝8 及びコントロール ゲート電極9 の露出している側面及び上面に、それらを酸化して形成した酸化シリコン膜からなる 熱酸化酶1 0 が設けてある。熱酸化酶1 0 は、フローティングゲート電極8 に注入される情報となる電荷が外部へ逃げ出すのを防止するために設けたものである。

11は酸化シリコン酸であり、水分浸入防止酸12とともに、後述する始級酸13、16中の水分が第1ゲート絶級酸6、第2ゲート絶級的8、熱酸化図10内に浸入するのを防止するために設けたものである。酸化シリコン酸は、CVD)であり、500~3000人程度のであり、500~3000人程度のすであり、500~3000人程度のすであり、500~3000人程度のよりであり、酸化シリコン酸11に、それでれのメテールが一ト電極9を覆っている前配熱酸での熱出している表面と、節1ゲート絶縁で6の熱

- 7 -

なお、熱酸化酸10はデポジットした酸化シリコン酸11よりち宙であり、情報の保持特性が良いので設けたが必ずしも設ける必はない。すなわち、堆積してなる酸化シリコン酸12をフローティングゲート電低了及びコントロールゲート電極9に直接被着させてもよい。また、酸化シリコン

設化頃10から露出している設面に被着して設け てある。

後述する水分浸入防止版12は酸化シリコン膜。 より水分の拡散が遅い膜からなるが、水分浸入防 止膜12を直接熱酸化シリコン膜10に被着させ ると、その熱酸化膜10と第1ゲート絶縁膜6と の接合部と、ドレイン領域4のチャネル側の始部 との距離が近くなるため、その水分短入防止膜 1 2とゲート絶縁既6の接合師にキャリア電荷がト ラップされ暮くなる。そこで、水分没入防止酸と 愍敵化膜10の間に前記のように、堆積してなる 放化シリコン膜 1.1を介在させることによって、 水分浸入防止膜12をドレイン領域であるが型半 導体領域4のチャネル側の端部から遠ざけるよう にしている。 また、熱酸化酸10を厚く形成する ことによって、水分浸入防止膜12をドレイン領 収4のチャネル側の縮部から遊ざけてキャリア電 荷がトラップされないようにしたのでは、フロー ティングゲート電極フ及びコントロールゲート電 極9が若しく酸化されるため、それらの形状が感

- 8 -

膜11の膜厚は、それと水分浸入防止膜12との 界面にキャリア電子がトラップされないように、 その界面をドレイン領域である n型半導体領域 4 のチャネル側の線部より離す膜厚にすればよい。

取化シリコン版11は、以下の種々の方法によって形成する。

- (1) テトラエトキシランSI (OCa He)。 等の有機シランを 1 Torr 程度の低圧下で 7 0 0~800でで加熱分解して形成する。
- (2) モノシランSIH。あるいはジイロルシランSIH。Cla等の無機シランとN。OあるいはCOaとを用い、これをITorr程度の圧力下で900で程度に加熱分解して形成する。
- (3) モノシランSiH 4 と 0 2 あるいはモノシランSiH 4 とホスフィンPH 5 を 4 2 0 ℃程度で加熱分解して形成する。
- (4) 前記(1) の方法によって形成した酸化シリコン膜11は、さらに酸化性雰囲気で熱処理を行ってもよい。このことは、前記のように、熱酸(化膜10を設けずに酸化シリコン膜11を直接フ

ローティングゲート電極了及びコントロールゲート電極9に被容させた場合においても関係である。 酸化シリコン酸11に高温の熱処理を値すことに よって、デポジットによる酸化シリコン酸11を 熱酸化酸10に近い絶数性、ち肉性を有する酸に することができる。

水分認入防止限12は、酸化シリコン関11の 全上面に被着して設けであり、酸化シリコン関よ リ水分の拡散が遅い膜、例えば窒化シリコン関係、 多結品シリコン関あるいは多結品シリコン関とそ の数面を熱酸化して形成される酸化シリコン関数か らなる。水分浸入防止膜12は、水分の浸入防止 止できる程度の膜厚、例えば200~1000人 程度の膜厚に形成される。水分浸入防止膜12は、 CVD、プラズマCVD、さらに水分浸入防止膜 12を窒化シリコン膜とする場合には、酸化シリコン膜11上面の直接窒化法等によって形成して もよい。

このように、水分の拡散が遅い値からなる水分 没入防止膜12によって第1ゲート絶縁膜6、第

- 11 -

に除去してなる接続孔14を通してドレイン領域であるが型半導体領域4に接続している。データ線15の上に、例えばPSG膜と変化シリコン膜を積別して構成した保護膜16が設けてある。

以上、説明したように以下の効果を得ることができる。

(1) 酸化シリコン酸11でフローティングゲート電極7及びコントロールゲート電極9を覆い、さらに酸化シリコン酸11の上に水分没入防止酸12を設けたことによって、保護酸16、絡線酸13中に含まれている水分が第1ゲート絶線膜6、第2ゲート絶線膜8、熱酸化豚10に浸入することがなくステートが形成されることがないので、フローティングゲート電極7に注入される電荷の保持物性を向上することができる。

(2) デポジットによる酸化シリコン膜11を取けることにより、水分没入防止酸12をドレイン (() 域4のチャネル領域側の増卸から選ざけるため に熟酸化酸10を厚く形成しなくともよいので、 その厚い熟酸化酸11を形成することに伴うフロ 2 ゲート絶縁以8及び熱敗化以10中への水分の 没入を防止して、それらゲート絶縁以6、8及び 熱酸化以10にステートができないようにしてい る。

ここで、水分没入防止版12を多結品シリコン 既または多結品シリコン版とその表面を酸化して 形成した酸化シリコン酸とで結成した場合のメモ リセルの斯面図を第2図に示す。すなわち、第2 図に示すように、接較孔14の内壁における水分 汲入防止酸12の始節とデータ線15の間に酸化 シリコン酸からなる絶縁膜13が介在するように する。これは、接続孔14の形成時に露出した水 分浸入防止膜12の始節を酸化することによって 形成することができる。

第1 図及び第2 図に示すように、水分浸入防止 関1 2 上の全面に例えばリンシリケートガラス (PSG) からなる絶縁膜13を設けている。第 1 居目のアルミニウム層からなるデータ線15 が、 絶線関13、水分浸入防止膜12、酸化シリコン 図11、第1 ゲート絶縁膜6 のそれぞれを選択的

- 12 -

ーティングゲート電極了及びコントロールゲート 電極9の形状の感化がなくなり、メモリセルの電・ 気的特性の向上を図れる。

- (3) 敵化シリコン酸11によって水分径入防止 酸12をドレイン傾域4のチャネル領域側の矯部 から遠ざけたことによって、ホットキャリアが水 分浸入防止膜12と酸化シリコン膜11の界面に トラップされなくなるので、メモリセルの電気的 特性の向上を図れる:
- (4) 水分浸入防止膜12の多結品シリコン膜を 用いた場合において、その水分浸入防止膜12を 酸化シリコン膜11によってフローティングゲート電極7及びコントロールゲート電極9が遠ざけ たことによって、その水分浸入防止膜12がある ことによるフローティングゲート電極7の容量結 合の変動を小さくして、杏込み特性に影響を与え ないようにしている。
- (5) 前記 (1) 乃至 (4). により、EPROM の成気的特性の向上が図れる。

(爽悠何口)

郎3図はLDD (Lightly Doped Drain) 構造のMISPETからなるメモリセルの断面図である。

突施例『は、酸化シリコン頭 1 1 をサイドウォールスペーサに形成し、これを「型半導体領域 4 A 及び「型半導体領域 5 A を形成するためのイオン打込みのマスクとして用いるものである。

- 15 -

サ状に形成した後に、前記エッチングによって舞出した後に、前記エッチングに及び半半路はしたコントロールゲートで発出している数は1の上面を酸化してそれら繋出している数は1のを酸化する。この後、サイイン対抗の酸化シリスを対抗が、11を対抗が、12を対抗が、11の数では、1

このように、酸化シリコン膜11をサイドウォールスペーサ状に形成することにより、第1ゲート絶縁膜6、第2ゲート絶縁膜8、熟酸化膜10の水分の没入によるステートの形成を防止することができるとともに、メモリセルをセルフアラインでLDD構造に形成することができる。

なお、コントロールゲート電揺9上の水分浸入

Oは、サイドウォールスペーサ状の酸化シリコン 駅11から露出している。

ドレイン領域はチャネル領域側の可型半球体領域 4 A と n 型半導体領域 4 B からなっている。 ソース領域はチャネル領域側の可型半導体領域 5 A と n 型半球体領域 5 B からなっている。可型半球体領域 4 A 及び 5 A のチャネル長方向における長さは、サイドウォールスペーサ状の酸化シリコン 映 1 1 によって規定されている。

なお、サイドウォールスペーサ状の酸化シリコン酸11は、実施例1において説明した方法によって半導体基板1上の全面に酸化シリコン殴11を形成した後、反応性イオンエッチング(RIE)によってその上面からエッチングすることによって形成すればよい。このエッチング時にコントロールが一ト電極9カコン取11から露出している第1ゲート電極9の上面及び半導体基板1の上面が露出する。そこで、酸化シリコン酸11をサイドウォールスペー

- 16 -

以上、本発明者によってなされた発明を実施例にもとずき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変形可能であることはいうまでもない。

例えば、第5回に示したように、コントロール

ゲート電極9とフローティングゲート電極フとが 半導体基板1上の第1ゲート絶縁膜6に被着して 平行に配置された構造のメモリセルに適用しても よい。コントロールゲート電揺9の下両は抑しゲ ート格教膜6の上面に放着している。 フローティ ングゲート電極では、コントロールゲート電便9 の両側部に設けてあり、第1ゲート絶縁膜6に被 **遊している。つまり、1つのコントロールゲート** 紅紙9と2つのフローティングゲート電極アを有 している。第2ゲート絶縁膜8は、コントロール ゲート電極9とこれの両側部のそれぞれのフロー ティングゲート電極了の間に介在し、コントロー ルゲート促任9及びフローティングゲート電板で の側面に被着している。熱酸化膜10は、1つの メモリセルにおいて、2つのフローティングゲー ト低極了及びそれらの間のコントロールゲート低 植9を覆うようにそれらの露出している表面に被 着している。ドレイン領域である『型半導体領域 4は、一方のフローティングゲート低極了の下に 翅込んでいる。また、ソースである n 型半導体領

- 19 -

電板に注入された情報の保持特性を向上すること ができる。したがって、電気的特性が向上する。

4. 図面の簡単な説明

第1団はEPROMのメモリセルの断面図.

第2回は水分浸入防止膜に多輪品シリコン膜を 用いた場合のメモリセルの断面図、

第3回、第4回はゲート電極側部にサイドウォ ールスペーサを設けたメモリセルの断面図、

第5回は、第1回乃至第4回に示したメモリセルと異る構造のメモリセルの断両回である。

代现人 弁理士 小川勝男

成ちは、他方のフローティングゲート電視了の下 に翅込んでいる。その他の構成は変統例!のメモ リセルと同様である。

また、本苑切は、EEPROM (Electrically <u>Presable and Programmable ROM</u>) におけるFLOTOX (Floating Gate Tunnal Oxide) 型のメモリセルに選用することもできる。


また、メモリセルに限らず、例えば周辺回路等を構成するMISPETに適用しても有効である。このMISPETのゲート格材膜に水分の浸入によるしきい値が形成されるとしきい値が変動するからである。


(発明の効果)

本願によって開示される発列のうち代表的なも もの効果を簡単に説明すれば、下記のとおりであ る。

すなわち、ゲート絶縁膜、ゲート電極を覆う熱 酸化膜への水分の浸入を防止 してステートが形成 されないようにしたので、フローティングゲート

- 20 -





第 5 図

